デジタル回路設計で、最初に陥りやすいこと。

デジタル回路設計で、最初に陥りやすいこと。
・回路図、VHDLが読めれば書ける？	違います。読めても知識としては理解していても、実際に書くことは出来ないことが多いです。	学校で知識として習得した事では、設計は出来ない場合があります。
・タイムチャートが書ければ回路が書けるか？	これは、違います。トップダウンで考える事はできます。しかし、FPGA、LSIの設計ではこれができても論理記述、回路図は書けません。
・タイムチャートから回路図を書くことは、小さい回路ならできるが大規模になると無理がくる。
・状態遷移図を書ければ回路が書けるか？	これも、上記と同じく無理。詳細設計ではこれだけではできません。

まずは、自分で考えてみること。そして、どうしても出来ないという段階まで煮詰めて、
設計できる人に教えを請いましょう。そうすれば、あなたの道は開かれる。

・タイミングチャートで考えると、どう考えてもデコードディレイが発生しまう。

タイミングチャートで考えると、どう考えてもデコードディレイが発生してしまう場合、processの中でCLKと絡めて記述すると、タイミングが間にあう回路を吐き出してくれます。

　　　＠　個人的な意見なので、貴方の経験の内容により、当てはまらない場合もあります。

親身な転職相談ジェイック

Web制作、入力業務、モニター業務などのSOHOスタッフを募集！

SEO		[PR] 爆速!無料ブログ無料ホームページ開設無料ライブ放送